

CMOS 带隙基准源的设计

华中科技大学电子科学与技术系 2004 级学生

张青雅

QQ:408397243 Email:zhangqingya@163.com

2007 年秋大四上学期 IC 课程设计报告

目 录

1 设计目标.....	1
2 介绍	1
3 设计过程.....	3
3.1 电路结构.....	3
3.2 主要电路参数的手工推导	4
3.3 参数验证（手工）	3
4 仿真结果.....	8
4.1 仿真网表（注意加上注释）	8
4.2 仿真波形.....	13
5 讨论	16
6 收获和建议.....	21

1 设计目标

本次课程设计的目标是设计一个基于 0.18um/1.8V CMOS 工艺符合特定性能指标的带隙基准电压源，设计指标如表 1 所示。

表 1、带隙基准电压源的设计指标

Process	0.18u_1.8v	Temperature Range	-55℃~125℃
+Power Supply	1.4v~2.0v	Temperature Coefficient	<30ppm
-Power Supply	0v	PSRR	>40dB
Power Dissipation	<200uw	Phase margin	≥60°
ΔV_{REF} At Power Supply Range		< 3%	

2 介绍

基准电压源(Voltage reference)是当代模拟集成电路以及数模混合电路极为重要的组成部分,它对高新模拟电子技术的应用与发展具有重要作用。在许多集成电路中,如数/模转换器线性稳压器和开关稳压器等,都需要稳定的电压基准。在精密测量仪器仪表和广泛应用的数字通信系统中都经常把集成基准电压源作为系统测量和校准的基准。

基准电压有基于正向 V_{BE} 的基准电压、基于齐纳二极管反向击穿特性的基准电压,以及带隙基准电压等,其中,带隙基准电压由于具有低温度系数、高电源抑制比、低电压、低功率以及长期稳定性等优点,因而得到了广泛的应用。

图 1 给出了带隙基准电压源的原理示意图。结压降 V_{BE} 在室温下的温度系数越为-2.0mV/K，而热电压 V_T 在室温下的温度系数为0.085mV/K，将 V_T 乘以常数M并和 V_{BE} 相加可得到输出电压 V_{REF} ：

$$V_{REF}=V_{BE}+MV_T$$

将上式对温度T微分，并在室温下等于零（输出电压在室温下的理论温度系数为零），解得常数M的值。




图 1、带隙基准电压源原理示意图(选自 Analysis and Design of Analog Integrated Circuits)

3 设计过程

3.1 电路结构




图 2、带隙基准电路中运算放大器的电路结构




图 3、带隙基准电源源的具体电路结构

3.2 主要电路参数的手工推导

基本工艺参数的确定:

通过仿真单管 N_18_LL 的本征增益, 仿真条件为 $W/L=9\mu/2\mu$, 电流源 $I_d=25\mu A$, 过驱动电压为 $0.2V$, 可从 list 网表得到 $A_v=135$, $g_m=210\mu$, 由 $A_v=g_m/\lambda N I_d$, 可以得到在此条件下 N_18_LL 的沟道长度调制系数:

$$\lambda N=0.0622$$

由跨导公式可以算出:

$$u_n C_{ox}=196\mu$$

同样, 通过仿真单管 P_18_LL 的本征增益, 仿真条件为 $W/L=72\mu/4\mu$, 电流源 $I_d=25\mu A$, 过驱动电压为 $0.2V$, 可从 list 网表得到 $A_v=276$, $g_m=192\mu$, 由 $A_v=g_m/\lambda P I_d$, 可以得到在此条件下 P_18_LL 的沟道长度调制系数:

$$\lambda P=0.0278$$

由跨导公式可以算出:

$$u_p C_{ox}=41\mu$$

运算放大器结构和参数的确定:

采用的运算放大器电路采用标准二级运算放大器, 第一级采用 PMOS 管差分输入, 第二级采用电流源负载共源级输出, 并且用理想电容来完成频率补偿, 如图一所示。之所以采用 P 管输入, 是因为 P 管输入的运放的共模输入范围可以从零开始高至某一值。如果采用 N 管输入的运放, 当温度很低是, 反馈过来的共模电平可能会因为过低而不能使运放正常工作。

先确定运算放大器仿真时的负载电容, 由于其输出 OUT 接 MP7 和 MP8 的共栅结点, 而经过估算, 此结点的全部电容大约在 $0.3pF$ 左右, 因此确定仿真时, 放大器的负载电容 $C_L=0.3pF$ 。因为要频率补偿, 所以在 MN4 的栅漏之间加一 Miller 补偿电容 C_c 。

参考 Allen 的教材, 该放大器具有两个极点和一个 RHP 零点, 要保证该运算

放大器达到 60 度的相位裕度，在零点大于 10GB 的情况下，第二极点至少高与 2.2GB。结合上面运算放大器的具体电路图，其两个极点和零点分别可表示为：

$$p_2 = -\frac{(g_{dsmp2} + g_{dsmn2})(g_{dsmp4} + g_{dsmn4})}{g_{mn4}C_C}$$

$$\frac{g_{mn4}}{C_C} > 10 \frac{g_{mp2}}{C_C}$$

$$g_{mn4} > 10g_{mp2}$$

$$z_1 = -\frac{g_{mn4}}{C_C}$$

要保证零点大于 10GB，且第二极点高于 2.2GB，则应满足：

$$\frac{g_{mn4}}{C_C} > 10 \left(\frac{g_{mp2}}{C_C} \right)$$

因此， $g_{mn4} > 10g_{mp2}$

$$\text{并且 } \frac{g_{mn4}}{C_L} > 2.2 \left(\frac{g_{mp2}}{C_C} \right)$$

合并上面几式，可得到：

$$C_C > 0.22C_L$$

由于已经确定了 $C_L=0.3\text{pF}$ ，要满足 C_C 和 C_L 的上述关系，选择 $C_C=C_L=0.3\text{pF}$ 。要保证另外一个条件：

$$g_{mn4} > 10g_{mp2}$$

设计电路参数时应该使 MN4 的宽长比要远大于输入管 MP1 和 MP2，且 MN4 流过的电流也尽可能大于输入管的偏置电流。

运算放大器的增益越大越好，考虑到功耗的折衷，综合设计出的运放的电路的具体参数如表 2 所示。

PTAT 电流产生和 V_{REF} 产生电路的参数确定：




图 4、在 10uA 的电流驱动下，PNP 管的 V_{EB} 随温度的变化曲线

仿真一个单独的 p 管，将基极和集电极相连接地，10uA 的电流源加到射极上，从-55 度扫描到 125 度，得到的 V_{EB} 曲线随温度 T 变化曲线图 4 所示。运用简单的两点法，可以求出 V_{EB} 温度系数的大概平均值。-55 时， $V_{EB}=0.8695V$ ，125 时， $V_{EB}=0.5721V$ ，所以温度系数均值为 $\frac{0.5721-0.8695}{125+55}=1.652mV/K$

由 $V_{REF}=V_{EB}+R_2V_T\ln 3/R_1$ ，为了确定 R_2/R_1 的初始值，令 V_{REF} 的温度系数为零，则初步确定 $R_2/R_1=1.652/(k/q)*\ln 3=17.284$ 。其中 $k/q=0.087mV/K$ 。

由于已经确定了支路电流为 10uA，则 $R_1=V_T\ln 3/10uA=2.867K$ （此式中 $T=300K$ ），根据前面 R_2 与 R_1 的关系，可以确定 R_2 的值。

上式中 R_1 的值是在 $T=300K$ 的情况下得到的，而 V_{REF} 的零温度系数点实际中并不在 300K 处，所以通过仿真再反推回来，最终确定 $R_1=2.881K$ ， $R_2=47.30K$ 。

为了使两条支路的电流尽可能很精确地相等，就要尽最大程度减小 MP7 和 MP8 的沟道长度调制效应，所以在左边支路加了一个阻值与 R_2 相等的 R_3 ，即 $R_3=47.30K$ ，保证了两条支路在电阻方面的平衡，进而使两边的电流尽可能完全相等。

3.3 电路参数汇总

表 2、所用运算放大器的元器件参数汇总

元件	参数值	元件	参数值
MP1	16u/4u	MN2	3.5u/2u
MP2	16u/4u	MN4	30.2u/2u
MP4	48u/4u M=4	IREF	3uA
MP5	16u/4u	CC	0.3pF
MP6	36u/4u	CL	0.3pF
MN1	3.5u/2u		

表 3、带隙基准电压源的元器件参数汇总

元件	参数值	元件	参数值
MP1	16u/4u	MN4	30.2u/2u
MP2	16u/4u	Q1	M=1
MP4	48u/4u M=4	Q2	M=3
MP5	16u/4u	IREF	3uA
MP6	36u/4u	CC	0.3pF
MP7	3.1u/4u	R1	2.881k
MP8	3.1u/4u	R2	47.30k
MN1	3.5u/2u	R3	47.30k
MN2	3.5u/2u		

4 仿真结果

4.1 仿真网表（注意加上注释）

*****仿真运算放大器增益和相位裕度的网表*****

* Project OPA

* Innoveda Wirelist Created with Version 6.3.5

```

* Inifile      :
* Options      : -h -d -n -m -z -x -c6 -lfirst1
* Levels       :
*
MP1      N1N72 INN N1N76 N1N76  P_18_LL L=4U W=16U
MN1      N1N72 N1N72 VSS VSS   N_18_LL L=2U W=3.5U
IREF     N1N83 VSS   DC=3U
MP2      N1N74 INP N1N76 N1N76  P_18_LL L=4U W=16U
MN2      N1N74 N1N72 VSS VSS   N_18_LL L=2U W=3.5U
MP6      N1N76 N1N83 VDD VDD   P_18_LL L=4U W=32U
MP5      N1N83 N1N83 VDD VDD   P_18_LL L=4U W=16U
MP4      OUT N1N83 VDD VDD   P_18_LL L=4U W=96U  M=2
MN4      OUT N1N74 VSS VSS   N_18_LL L=2U W=30.4U
CL       OUT  VSS  0.3p
CC       N1N74  OUT  0.3p

V1       VDD  0  1.8
V2       VSS  0  0
V3       INN  0  0.7405
V4       INP  INN  0  ac  1.0          *正负端之间加交流信号
.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' TT

.OP                               *静态工作点分析
.AC  DEC  10 10 100meg          *交流分析从 10Hz 到 100MEGHz
.print ac  Vdb(OUT)  vp(out)     *输出语句

* DICTIONARY 1
* GND = 0
.GLOBAL VDD

.OPTIONS list post node
.END

*****仿真运算放大器增益和相位裕度的网表*****

*****TT 模式下, VREF 在整个温度范围内的仿真曲线网表*****
* Project KESHEBANDGAP3
* Innoveda Wirelist Created with Version 6.3.5
* Inifile      :
* Options      : -h -d -n -m -z -x -c6 -lfirst1
* Levels       :
*
MP8      VREF OUT VDD VDD   P_18_LL L=4U W=3.1U
MP7      N1N170 OUT VDD VDD  P_18_LL L=4U W=3.1U

```

```

Q1      VSS VSS INN  PNP_V50X50_LL
Q2      VSS VSS N1N140  PNP_V50X50_LL  M=3
R1      INP N1N140  2.881K
R2      VREF INP  47.30K
R3      N1N170 INN  47.30K
CC      OUT N1N74  0.3P
MP1     N1N72 INN N1N76 N1N76  P_18_LL L=4U W=16U
MN1     N1N72 N1N72 VSS VSS  N_18_LL L=2U W=3.5U
IREF    N1N83 VSS  DC=3U
MP2     N1N74 INP N1N76 N1N76  P_18_LL L=4U W=16U
MN2     N1N74 N1N72 VSS VSS  N_18_LL L=2U W=3.5U
MP6     N1N76 N1N83 VDD VDD  P_18_LL L=4U W=36U
MP5     N1N83 N1N83 VDD VDD  P_18_LL L=4U W=16U
MP4     OUT N1N83 VDD VDD  P_18_LL L=4U W=96U M=2
MN4     OUT N1N74 VSS VSS  N_18_LL L=2U W=30.2U
V1      VDD  0  1.8
V2      VSS  0  0

```

```
.LIB 'D:\Hspicemodel\018_Spice_model\VPNP_018LL.PBI' tt
```

```
.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' tt
```

```

.OP                      *静态工作点分析
.dc temp -55 125 1      *温度扫描, 从-55 到 125
.print dc v(VREF)        *输出语句

```

```
* DICTIONARY 1
```

```
* GND = 0
```

```
.GLOBAL VDD
```

```
.OPTIONS list post node
```

```
.END
```

```
*****TT 模式下,  $V_{REF}$  在整个温度范围内的仿真曲线网表*****
```

```
*****TT, SS, FF, SNFP, FNSP 工艺模式下,  $V_{REF}$  在的仿真曲线网表*****
```

```
* Project KESHEBANDGAP4
```

```
* Innoveda Wirelist Created with Version 6.3.5
```

```
* Inifile :
```

```
* Options : -h -d -n -m -z -x -c6 -lfirst1
```

```
* Levels :
```

```
*
```

```
MP8     VREF OUT VDD VDD  P_18_LL L=4U W=3.1U
```

```
MP7     N1N170 OUT VDD VDD  P_18_LL L=4U W=3.1U
```

```
Q1      VSS VSS INN  PNP_V50X50_LL
```

```

Q2      VSS VSS N1N140  PNP_V50X50_LL  M=3
R1      INP N1N140  2.881K
R2      VREF INP  47.30K
R3      N1N170 INN  47.30K
CC      OUT N1N74  0.3P
MP1     N1N72 INN N1N76 N1N76  P_18_LL L=4U W=16U
MN1     N1N72 N1N72 VSS VSS  N_18_LL L=2U W=3.5U
IREF    N1N83 VSS  DC=3U
MP2     N1N74 INP N1N76 N1N76  P_18_LL L=4U W=16U
MN2     N1N74 N1N72 VSS VSS  N_18_LL L=2U W=3.5U
MP6     N1N76 N1N83 VDD VDD  P_18_LL L=4U W=36U
MP5     N1N83 N1N83 VDD VDD  P_18_LL L=4U W=16U
MP4     OUT N1N83 VDD VDD  P_18_LL L=4U W=96U M=2
MN4     OUT N1N74 VSS VSS  N_18_LL L=2U W=30.2U
V1      VDD  0  1.8
V2      VSS  0  0

```

```

.LIB 'D:\Hspicemodel\018_Spice_model\VPNP_018LL.PBI' tt
.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' tt

```

```

.OP                      *静态工作点分析
.dc temp -55 125 1      *温度扫描，从-55 到 125
.print dc v(VREF)        *输出语句

```

```

.ALTER ss                *改变工艺角的语句
.DEL LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' tt    *改变工艺角的语句
.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' ss        *改变工艺角的语句
.ALTER ff
.DEL LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' tt
.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' ff
.ALTER snfp
.DEL LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' ff
.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' snfp
.ALTER fnsp
.DEL LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' snfp
.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' fnsp

```

```

* DICTIONARY 1
* GND = 0
.GLOBAL VDD

```

```

.OPTIONS LIST POST NODE
.END

```

*****TT, SS, FF, SNFP, FNFP 工艺模式下, V_{REF} 在的仿真曲线网表*****

*****基准电压源 VREF 的 PSRR 性能仿真网表*****

* Project KESHEBANDGAP4

* Innoveda Wirelist Created with Version 6.3.5

* Inifile :

* Options : -h -d -n -m -z -x -c6 -lfirst1

* Levels :

*

MP8 VREF OUT VDD VDD P_18_LL L=4U W=3.1U

MP7 N1N170 OUT VDD VDD P_18_LL L=4U W=3.1U

Q1 VSS VSS INN PNP_V50X50_LL

Q2 VSS VSS N1N140 PNP_V50X50_LL M=3

R1 INP N1N140 2.881K

R2 VREF INP 47.30K

R3 N1N170 INN 47.30K

CC OUT N1N74 0.3P

MP1 N1N72 INN N1N76 N1N76 P_18_LL L=4U W=16U

MN1 N1N72 N1N72 VSS VSS N_18_LL L=2U W=3.5U

IREF N1N83 VSS DC=3U

MP2 N1N74 INP N1N76 N1N76 P_18_LL L=4U W=16U

MN2 N1N74 N1N72 VSS VSS N_18_LL L=2U W=3.5U

MP6 N1N76 N1N83 VDD VDD P_18_LL L=4U W=36U

MP5 N1N83 N1N83 VDD VDD P_18_LL L=4U W=16U

MP4 OUT N1N83 VDD VDD P_18_LL L=4U W=96U M=2

MN4 OUT N1N74 VSS VSS N_18_LL L=2U W=30.2U

V1 VDD 0 1.8 ac=1.0 *正电源 VDD 上加交流信号

V2 VSS 0 0

.LIB 'D:\Hspicemodel\018_Spice_model\VPNP_018LL.PBI' tt

.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' tt

.OP

*静态工作点分析

.ac dec 10 10 100meg

*交流分析从 10Hz 到 100MEGHz

.print ac vdb(VREF)

*输出语句

* DICTIONARY 1

* GND = 0

.GLOBAL VDD

.OPTIONS LIST POST NODE

.END

*****基准电压源 V_{REF} 的 PSRR 性能仿真网表*****

*****基准电压源 V_{REF} 的电压调整率仿真网表*****

* Project KESHEBANDGAP4

* Innoveda Wirelist Created with Version 6.3.5

* Inifile :

* Options : -h -d -n -m -z -x -c6 -lfirst1

* Levels :

*

MP8 VREF OUT VDD VDD P_18_LL L=4U W=3.1U
MP7 N1N170 OUT VDD VDD P_18_LL L=4U W=3.1U
Q1 VSS VSS INN PNP_V50X50_LL
Q2 VSS VSS N1N140 PNP_V50X50_LL M=3
R1 INP N1N140 2.881K
R2 VREF INP 47.30K
R3 N1N170 INN 47.30K
CC OUT N1N74 0.3P
MP1 N1N72 INN N1N76 N1N76 P_18_LL L=4U W=16U
MN1 N1N72 N1N72 VSS VSS N_18_LL L=2U W=3.5U
IREF N1N83 VSS DC=3U
MP2 N1N74 INP N1N76 N1N76 P_18_LL L=4U W=16U
MN2 N1N74 N1N72 VSS VSS N_18_LL L=2U W=3.5U
MP6 N1N76 N1N83 VDD VDD P_18_LL L=4U W=36U
MP5 N1N83 N1N83 VDD VDD P_18_LL L=4U W=16U
MP4 OUT N1N83 VDD VDD P_18_LL L=4U W=96U M=2
MN4 OUT N1N74 VSS VSS N_18_LL L=2U W=30.2U
V1 VDD 0 1.8
V2 VSS 0 0

.LIB 'D:\Hspicemodel\018_Spice_model\VPNP_018LL.PBI' tt

.LIB 'D:\Hspicemodel\018_Spice_model\c18vmos001.lib' tt

.temp=48

.OP

*静态工作点分析

.dc V1 1.6 1.8 0.001

*扫描电源电压，从 1.6 到 1.8

.print dc v(Vref)

*输出控制语句

* DICTIONARY 1

* GND = 0

.GLOBAL VDD

.OPTIONS LIST POST NODE

.END

*****基准电压源 V_{REF} 的电压调整率仿真网表*****

4.2 仿真波形




图 5、运算放大器的增益曲线和相位曲线图




图 6、TT 工艺模式下， V_{REF} 在整个温度范围内的变化情况




图 7、在各工艺角下， V_{REF} 在整个温度范围内的变化情况




图 8、带隙基准电压源的 PSRR 曲线




图 9、电压调整率的仿真曲线

5 讨论

5.1 相位裕度

由图 5 可以看出，运算放大器的增益为-0.295 时，相移为 112 度，显然运算放大器的相位裕度大于 60 度，满足题目要求。同样可以观察到，运算放大器的低频增益达到 85dB，有效地保证了带隙基准电路的其他性能。

5.2 温度系数

由图 6 可以看出，在 TT 模式下，温度 $T_0=49$ ， $V_{REF}=1.2147V$ ， $T=-55$ 或 125 时， $V_{REF}=1.2119V$ ，可计算出 TT 模式下 V_{REF} 的温度系数：

$$TC = \frac{1.2147 - 1.2119}{(125 + 55) \times 1.2176} = 12.8 ppm < 30 ppm$$

满足题目对基准电压源温度系数的要求。

图 7 反映了基准电压源 V_{REF} 分别在 TT，FF，SS，SNFP 和 FNPS 工艺角下在整个温度范围内的变化情况，由图可以看出，在 SS 模式下， V_{REF} 的温度性能最差，FNPS 模式其次差。经过测量，可求出 SS 模式下， V_{REF} 的温度系数：

$$TC = \frac{1.2150 - 1.2006}{(125 + 55) \times 1.2150} = 65.8 ppm$$

比题目要求的 30ppm 要大，不满足对 V_{REF} 温度特性的要求。

同样方法可求出 FNPS 模式下 V_{REF} 的温度系数：

$$TC = \frac{1.2146 - 1.2091}{(125 + 55) \times 1.217} = 25.2 ppm < 30 ppm$$

可以确定，在 FNPS 模式下， V_{REF} 的温度特性是符合题目要求的。在图中可以看出，其他模式下的温度特性要比 FNPS 模式下的要求，所以在 TT，SNFP，FF 模式下 V_{REF} 的温度特性是满足题目要求的。

5.3 带隙基准电路的电源抑制比

由图 8 可以看出，整个电路的 PSRR 值在低频时为 57dB，大于题目要求中的 40dB 的值，只是噪声频率较高时，电路的电源抑制性能下降。

5.4 带隙基准电路的功耗大小

有输出 list 文件中“total voltage source power dissipation= 118.9663u watts”可以看出，整个电路的功耗大约在 119uW，小于题目中 200uW 的要求。

5.5 基准电压源的电压调整率

在 TT 模式下， V_{REF} 的电压调整率为：

$$\frac{\Delta V_{REF}}{\Delta V_{DD}} = \frac{1.2147 - 1.2059}{1.8 - 1.6} = 0.044 = 4.4\%$$

此值大于题目中要求的 3% 的指标，并且电源电压的变化是从 1.6 到 1.8 这个范围，比题目中要求的 1.4 到 1.8 的范围要小一半。因此，设计出的带隙基准电压源抗电压变化的性能较差。

专题讨论：

1、 V_{REF} 零温度系数点的移动及温度系数的减小




图 10、根据计算得到的参数仿真出的 V_{REF} 随温度的变化曲线

在 tt 模式下， $R1=2.881K$ ， $R2=R3=49.983K$ 时， V_{REF} 在 -55——125 温度范围内的变化情况，可以从图 10 中看出，当温度为 96 时，温度系数为零，基准电压 $V_{REF}=1.247V$ ；当温度为 -55 时，基准电压最小，为 1.229V，因此可求出温度系数：

$$TC = \frac{1.247 - 1.229}{(125 + 55) \times 1.247} = 80.2 ppm$$

由上面计算结果可知，温度系数太大，与设计要求的 30ppm 相差太远，因此要想办法减小温度系数。在上图中可以看出，零温度系数点为 96，偏高，如果 V_{REF} 的零温度系数点能向低温方向移动，使 V_{REF} 在 -55 和 125 时的值基本

相同，则在整个温度范围内 V_{REF} 的偏差会降低，从而降低了温度系数。

那么，如何降低基准电压的零温度系数点呢？先从零温度系数点 T_0 的形成入手，由前面带隙基准电压源的形成原理中可知， V_{REF} 中的 V_{BE} 具有负温度系数， MV_T 具有正温度系数，在某一特定温度点 T_0 下，满足 MV_T 的正温度系数与 V_{EB} 的负温度系数之和为零，则在温度点 T_0 下，基准电压 V_{REF} 的温度系数为零。由于 MV_T 的正温度系数 Mk/q 是恒定的，而 V_{EB} 的负温度系数不恒定的，所以只会在一特定温度 T_0 条件下使 V_{REF} 的温度系数为零。有上图的仿真结果： V_{REF} 的开口向下可以判断，在 $T < T_0$ 时， V_{REF} 的温度系数为正，在 $T > T_0$ 时， V_{REF} 的温度系数为负。由于 MV_T 的温度系数为恒定常数，所以可以确定 V_{EB} 的负温度系数的绝对值随着 T 的升高而逐渐增大，在温度 T_0 时， V_{EB} 的负温度系数的绝对值等于 MV_T 的温度系数。需要说明的是，不同 model 下的 BJT， V_{EB} 的负温度系数大小的变化规律是不一样的。在本例所用 BJT 的 model 下， V_{EB} 的负温度系数的绝对值随着 T 的升高而逐渐增大，而在有的 model 下， V_{EB} 的负温度系数的绝对值随着 T 的升高而逐渐减小，在此情况下，必然会出现 V_{REF} 在考虑的温度范围内的开口方向向上的情况。所以在关于带隙基准的 paper 中，如果发现 V_{REF} 的开口方向是不一致的，不用怀疑，仅仅是工艺库引起的。可以肯定的是 V_{EB} 负温度系数绝对值是随着 T 单调变化的。

在本次课程设计中，判断 V_{EB} 负温度系数绝对值大小随温度的变化趋势是通过上面仿真 V_{REF} 随 T 变化的曲线得到的。那么在得到 V_{REF} 曲线之前能不能用其他方法得到 V_{EB} 负温度系数绝对值大小随温度的变化趋势呢？在前面计算参数的过程中，我们仿真了单个 pnp 管在 10uA 电流下 V_{EB} 随 T 的变化情况，我们假定 V_{EB} 的负温度系数值是恒定的，通过计算得到了其负温度系数值的大小，而这个值可以看作是 V_{EB} 负温度系数的均值，而 V_{EB} 负温度系数绝对值大小随温度的变化趋势是不能看出的。如果我们在 -55 至 125 温度范围内通过单管曲线分段精确求 V_{EB} 负温度系数值的大小，比如分别求 $[-55, -35]$ ， $[-35, -15]$ ----- 区间 V_{EB} 的温度系数，相信也能得到 V_{EB} 负温度系数绝对值大小随温度的变化趋势，这中方法我没有试过，理论上是成立的。




图 11、调整后得到的 V_{REF} 随温度的变化曲线

经过上面的理论分析，下面来采取具体措施使零温度系数点 T_0 降低，从而减小 V_{REF} 的 ppm 值。本课程设计中， MV_T 的温度系数为 Mk/q ，而 $M=R2Ln3/R1$ ，所以 MV_T 的温度系数为 $R2Ln3kR1q$ ，可以改变的是 $R2/R1$ 的值，由于 V_{EB} 的负温度系数的绝对值随着 T 的升高而逐渐增大，所以要降低 T_0 ，只需降低 MV_T 的温度系数值，即减小 $R2/R1$ 的值。由于在温度 T 处， V_{EB} 的负温度系数是不能精确得到的，所以 $R2/R1$ 的值不能通过手算精确得到，要借助 Hspice 仿真工具。通过仿真，当 $R1=2.881K$ ， $R2=R3=47.30K$ 时，在 -55 和 125 两个温度点， V_{REF} 的值基本一致，如图 11 所示，保证了 V_{REF} 的较小温度系数。此时， $T_0=49$ ， $V_{REF}=1.2147V$ ， $T=-55$ 或 125 时， $V_{REF}=1.2119V$ ，可计算出 V_{REF} 的温度系数：

$$TC = \frac{1.2147 - 1.2119}{(125 + 55) \times 1.2176} = 12.8 ppm < 30 ppm$$

满足题目对基准电压源温度系数的要求。

在上述过程中，不难发现一个关系，即 V_{REF} 的温度系数 TC 和零温度系数点 T_0 之间存在的关系：如果设计中要求确定的零温度系数点 T_0 ，比如 $T_0=27$ ，则需通过调整 $R2/R1$ 的值，使 V_{REF} 的零温度点在 27 处，此时 V_{REF} 随温度 T 的曲线就确定下来了，也即 TC 确定了；如果设计要求 V_{REF} 有最小的温度系数 TC ，则应调整 $R2/R1$ 的值，使 V_{REF} 在温度范围两个边界处的大小一致，曲线大致对称，此时 T_0 点也被确定下来了。

2、PTAT 电流产生及 V_{REF} 产生结构的选择




图 12、传统采用的结构

图 12 所示的结构是带隙基准电压产生的经典结构，PTAT 电流流经 R_2 产生一个 PTAT 电压，此 PTAT 电压和 Q_3 的 V_{EB} 之和构成了基准电压源 V_{REF} 。要使此结构正常工作，则流经 Q_1 和 Q_2 的电流要保持一定精确的比例关系，而要精确地保持一定比例，最好在 Q_1 和 Q_2 的每条支路上面有两个 P 管，并使之成为镜象结构。如果在 Q_1 和 Q_2 所在的支路只有一个 P 管，则无法精确地将电流镜象至 Q_3 支路，也即无法用上面的电路实现基准。图 12 只是一个示意图，并不是实实在在可以直接用的带隙基准电路图。

如果我们在 Q_1 和 Q_2 支路只有一个 P 管，由上面分析可知，无法镜象 PTAT 电流至 Q_3 支路，那我们如何得到基准呢？经过思考，决定将 PTAT 电压的产生放在 Q_2 所在的支路，如图 13 所示，由于 INP 点的电压和 INN 点的电压基本相等，等于 V_{EB1} ，加上 PTAT 电流流经 R_2 上产生的 PTAT 电压，即可保证产生基准电压 V_{REF} 。如果在 Q_1 所在的支路不加任何电阻，通过仿真发现 Q_1 和 Q_2 两条支路的电流很难精确相等。经分析，因为 INN 和 INP 节点的电压基本相等，在 Q_2 支路由于 R_2 上分压的存在，使 $MP8$ 的漏极电压比 $MP7$ 高 0.5V 左右， $MP7$ 和 $MP8$ 沟道效应的存在，阻止了两条支路电流的精确相等。分析出了原因，在 Q_1 的支路加了一电阻 R_3 ，并且满足 $R_3=R_2$ ，从而保证了两个 P 管漏极的电压的相等，使两 P 管的沟道效应程度相同，保证了两支路电流的精确相等。仿真

发现，通过该方法来保证电流相等的效果是明显的，采用该结构是可行的。




图 13、本设计中采用的结构

6 收获和建议

本次课程设计留给我们的时间比较长，接近三个月，如果能全心投入来做这个题目，无论选择哪道题目，肯定都会做出性能很好的结果来。由于同时做着其他方面的内容，在课程设计上花的时间并不多，但基本上完成了设计任务。

从设计出的带隙基准电路的性能指标来看，除了电压调整率这个性能不符合题目要求的指标外，其他基本上都可以接受。虽然接触带隙基准电路的时间很长，而且见过不少结构的基准电路，也反向设计过带隙基准电压源，但这次课程设计是第一次真正意义上的正向设计过程。除了设计出电路之外，收获最多的内容是第五部分中的两个专题讨论：1、 V_{REF} 零温度系数点的移动及温度系数的减小；2、PTAT 电流产生及 V_{REF} 产生结构的选择。通过第一个专题的分析，对以后设计带隙基准电路提供了参考依据，真正弄明白了如何去调节参数来移动零温度系数点和减小电路的温度系数。在 PTAT 电流产生及 V_{REF} 产生结构的选择上面，也遇到了不少问题，刚开始想照着图 12 所示的结构来连接电路，但实际上是不行的，经过思考和改进，采用了图 13 的电路，并且采用电阻 R3 解决了沟道

长度调制效应引起的电流不精确相等的问题。

从事模拟集成电路设计来说,真正地去正向设计一些模块,比如运算放大器,有源滤波器,ADC和PLL等模块,对提高设计电路的感觉是非常重要的。具体去设计与只看别人的电路结构有较大区别,在设计过程中,会逐渐明白为什么一个要采用这样一个结构,为什么要这样设计,对电路的理解更为深刻。现在对模拟电路设计具有较深的兴趣和感情,希望自己多做一些具体的小模块的研究与设计。